Zápisnica zo stretnutia

Zápisnica z 16. stretnutia Tím č. 11

Dátum a čas stretnutia: 15.4. 2003, 11:00

Miesto stretnutia: FEI STU, miestnosť D07

Téma stretnutia: Stav optimalizácie

Vedúci tímového projektu: Ing. Ján Hudec

Zúčastnení členovia tímu: Peter Jůzl juzko@pobox.sk

Michal Lehotský m_lehotsky@orangemail.sk

Radovan Fraňo frrn@ynet.sk

Vypracoval: Róbert Ševčík

V úvode stretnutia nás Ing. Hudec informoval o termínoch odovzdávania finálnej verzie produktu, dokumentácie a posudkov. Oznámil nám aj termín formálnej prezentácie (10.6.2003) a konzultovali sme i termín neoficiálnej prezentácie (asi prvý týždeň skúškového obdobia)
P. Jůzl prezentoval stav riešenia procesu šifrovania. Verzia 1 (jeden pipeline) je plne funkčná a spĺňa požiadavky vyplývajúce zo zadania. V ďalších týždňoch sa bude snažiť vyriešiť problém multiplexovania výstupných dát vo verzii 2, kde práve multiplexor tvorí kritický blok (z ohľadom na priepustnosť).
Jedno z možných riešení spomínaného problému multiplexovania by mohla byť realizácia čipu s dvomi výstupmi, kde multiplexovanie by bolo technicky realizované mimo hlavného obvodu – samostatným primitívnym obvodom (multiplexorom).
Úlohou R. Lauka a R. Fraňa je práca na optimalizácii opisu procesu dešifrovania. Počas realizácie procesu narazili na problémy späté so syntézou obvodu, kde vznikali na začiatku testov neočakávané situácie. Problém bude pravdepodobne v dlhšom nabiehaní obvodu, ako predpokladali, kde riešením je vloženie čakajúceho cyklu pri nabiehaní obvodu.
R. Ševčík a M. Lehotský ukončili prácu na testbenchoch a ich ďalším cieľom je optimalizácia testov na finálne verzie opisov procesov šifrovania a dešifrovania.

Príprava prezentácie stavu riešenia	Peter Jůzl Rastislav Lauko Radovan Fraňo Róbert Ševčík, Michal Lehotský	7. týždeň	8. týždeň	8. týždeň
Optimlizácia VHDL opisu - šifrátor	Peter Jůzl	7. týždeň	9. týždeň	9. týždeň
Realizácia testbenchov (ver1)	Róbert Ševčík, Michal Lehotský	7. týždeň	10. týždeň	9. týždeň
Optimlizácia VHDL opisu - dešifrátor	Rastislav Lauko Radovan Fraňo	7. týždeň	9. týždeň
Optimlizácia VHDL opisu – šifrátor (ver2)	Peter Jůzl	9. týždeň	12. týždeň
Optimalizácia testbenchov na finálny produkt	Róbert Ševčík, Michal Lehotský	9. týždeň	12. týždeň